

考虑填充哑元的有效三维互连电容提取与分析

张梦生, 喻文健, 王泽毅

(清华大学计算机科学与技术系设计自动化实验室, 北京 100084)

摘要: 向集成电路版图中填充金属哑元(dummy)可减少化学-机械抛光所产生的介质厚度差异,同时它也给传统的寄生电容提取工具带来性能上的巨大挑战.本文基于虚拟多介质加速的直接边界元法,提出一种有效处理含有哑元填充互连结构的三维电容提取算法.通过采用悬浮(floating)边界条件和有效的方程形成和求解方法,该算法在保持高精度的同时,速度比 Raphael 快几千倍、比文[5]中方法快十多倍.利用本文算法,还对含哑元结构进行了一系列试验,分析其对互连电容的影响,有助于集成电路的优化设计.

关键词: 寄生电容提取; 悬浮金属哑元; 化学机械抛光; 边界元法; 虚拟多介质

中图分类号: O241 **文献标识码:** A **文章编号:** 0372-2112(2005)04-0667-04

Efficient Extraction and Analysis of 3-D Interconnect Capacitance while Considering the Floating Dummies

ZHANG Meng sheng, YU Wenr jian, WANG Ze yi

(Dept. of Computer Science & Technology, Tsinghua University, Beijing 100084, China)

Abstract: The insertion of dummy metals is necessary to reduce the pattern dependent variations of the dielectric thickness in the CMP process. This makes conventional tools of capacitance extraction exhibit prohibitive calculation time. This paper presents an efficient method for 3-D capacitance extraction with taking the floating dummies into account. Based on the QMM accelerated BEM, our method inherits high computational speed while considering the floating conditions and using a new preconditioner. While preserving high accuracy, our method shows an excellent speed with 1000x speed up over Raphael, about 10x speed up over the method in Ref. [5]. Finally, we carried out a series of experiments on cases which contain floating dummy fills. The influence of dummy filling on interconnect capacitance is analyzed and conclusions are drawn to benefit the design of high performance integrated circuits.

Key words: extraction of parasitic capacitance; floating dummy; chemical mechanical polishing; boundary element method; quasi multiple medium

1 引言

对于当今的超大规模集成电路,化学机械抛光(chemical mechanical polishing, CMP)可保证工艺层的平面性,是生产过程中一个必不可少的环节^[1,4].在化学机械抛光过程中,最终形成的介质层厚度强烈依赖于其下层金属的分布密度.因此,为了减少介质厚度差异,保证层表面的平整度,通常需要在互连线分布稀疏的地方填充金属哑元(dummy)以增加金属密度^[1,4].与此同时,根据这些哑元是否接地,它们不同程度地影响着互连线的电学特性.在专用集成电路设计中,悬浮(floating)哑元而不是接地哑元被广泛的采用,因为这可以缩短设计周期同时占用较小的空间.由于悬浮金属哑元的引入,互连线的电学特性,比如电容,产生了很大变化,进而对诸如电路时延和串扰等性能特征产生了重大的影响^[5,6].由此可见,对含悬浮填充哑元的互连结构进行有效的电容提取是当前集成电路计算机辅助设计中一项重要课题.

现有的寄生参数提取工具绝大多数都没有针对含悬浮填充哑元的结构进行特殊处理.传统的做法是将悬浮哑元当作普通导体进行处理,并计算出整个电容矩阵,然后根据电容的

串并联规律将对应电路中的哑元结点消取,最终得到需要的互连线间耦合电容.很显然,当结构中含有大量悬浮哑元时,上述方法的计算时间开销是非常大的.文[5]首次对含悬浮填充哑元的互连电容提取进行了特殊考虑,它通过引入悬浮导体所对应的方程,可直接求解出互连线间的寄生电容.该算法基于有限差分方法,形成的软件原型称为 PASCAL.文[6]也进行了类似的研究,提出的电容提取算法则基于虚拟域(fictitious domain)方法.

另一方面,由于边界元法相对有限差分法和有限元法具有减小问题维度等优点,研究基于边界元法的三维互连电容提取问题受到广泛关注^[10].最近,许多基于边界元法的快速电容提取算法被提出,它们包括:多极加速算法^[7]、层次式方法^[8]、预修正的快速傅立叶变换算法^[9],以及虚拟多介质(quasi multiple medium, QMM)方法^[2,3]等.

本文提出了一种有效处理填充哑元的三维电容提取方法,该方法基于虚拟多介质加速的直接边界元法^[3],对于当今集成电路中含有大量哑元的情况尤其有效.在该方法,每个哑元满足的悬浮边界条件被引入直接边界积分方程.通过有效的方程组织和迭代求解技术,可直接将互连寄生电容计算出

来.该方法与文[5]方法一样,通过引入悬浮边界条件对填充哑元进行特殊处理,因此不要求整个电容矩阵再进行电路化简,比传统方法具有很大优势.

在数值实验中,通过对一些含有哑元填充的典型结构进行计算说明了本文方法的有效性.与著名互连提取软件 Raphael 相比,本文算法有几千倍的加速比;同时本文算法的计算效率也与文[5]提供的数据进行了比较,它表明本文算法比文[5]算法速度快十几倍以上.最后,我们对一系列含哑元填充的互连结构进行了计算,根据计算结果总结出哑元填充对互连电容影响的若干规律.利用这些规律,可对集成电路的设计优化提供有效的参考.

2 使用虚拟多介质加速的直接边界元法三维电容提取

在直接边界元法中,以介质电势 u 为变量的拉普拉斯方程能够被转化成如下的直接边界积分方程^[2,3]:

$$cu + \int_{\Gamma_i} q^* u d\Gamma = \int_{\Gamma_i} u^* q d\Gamma, i = 1, \dots, M \quad (1)$$

其中 c 是一个依赖于边界元几何形状的常数; Γ_i 是介质区域 i 的边界; q 是法向电场强度且 $q = \partial u / \partial n$. 三维空间拉普拉斯方程的基本解 u^* 为: $1/4\pi r$. 通过适当的离散化,我们可以从式(1)得到一组离散的直接边界积分方程^[2]. 同时,在介质交界面两侧的 u 和 q 还要满足连续性条件:

$$\begin{cases} \epsilon_a \cdot \partial u_a / \partial n_a = - \epsilon_b \cdot \partial u_b / \partial n_b \\ u_a = u_b \end{cases} \quad (2)$$

其中 a 和 b 表示交界面两侧的两种介质; ϵ_a 和 ϵ_b 表示介质 a 和 b 的介电常数; 不同介质的离散直接边界积分方程可以通过式(2)耦合在一起,最后通过带入边界条件(导体表面的偏置电压已知;区域外边界上的法向电场强度为 0,如图 1 所示),我们得到最终的线性方程组: $Ax = f$ (3)

其中 x 是所有未知量 u 和 q 组成的向量.理论上讲,离散的边界积分方程组(3)中采用任何一种变量顺序都是可以的.但是如不加以认真考虑,可能导致系数矩阵 A 中的非零元分布非常混乱以至于影响方程组求解的效率.在文[2]中,提出了一种有效的变量排列和矩阵组织方式,使得方程迭代求解时间得到了大大减少,尤其是对含有许多子区域的情况^[2].

上面讨论了多介质情况下传统的直接边界元方法.公式(1)体现了一种方程的局部特性,即离散直接边界积分方程的变量都在同一个介质区域内.直接边界积分方程的这种特点在多介质情况下会形成一个块稀疏的系数矩阵 A . 虚拟多介质方法正是利用上述特点,将每个实际的介质层分解成若干个虚拟子区域,它们与原来的介质具有相同的介电常数.这样增加了系数矩阵 A 的稀疏性,再配合有效的稀疏矩阵存储方法和方程组迭代解法(比如 GMRES 算法^[19]),计算时间和内存用量均大大地减少.在用于实际的三维互连结构时,将每层介质切割为 $m \times n$ 的与底面衬底垂直的虚拟介质区域(如图 1 所示).为了方便起见,通常这些切割面也分别垂直与 X 轴和 Y 轴均匀分布.关于虚拟多介质加速的直接边界元法电容提取的更多细节请参考文献[2, 3].

3 对含填充哑元结构的处理方法

当进行互连电容提取的结构中含金属哑元时,在互连导体给定偏压的情况下仍可按下述方法进行处理,只是悬浮哑元的电压(电势)未知,需通过使用悬浮边界条件增加一些方程来求解出所有未知量.下面进行详细介绍.

3.1 悬浮边界条件

当结构中含有悬浮哑元时,描述三维静电场分布的拉普拉斯方程仍在各均匀介质区域中成立.对各类边界(包括哑元金属表面)进行边界元划分后,可构造出直接边界积分方程(1)的离散形式.同时,考虑到虽然哑元处于悬浮状态,即其上电压未知(记作 u_f),但根据电荷守恒定律其上总电量是固定的:

$$\int_{\Gamma_f} \epsilon \cdot q \cdot d\Gamma = \int_{\Gamma_f} n(x) \cdot \nabla u \cdot d\Gamma = \bar{Q}_f \quad (4)$$

其中, Γ_f 表示哑元表面, ϵ 表示哑元所在介质的介电常数.在初始情况下,每个哑元的总电量 \bar{Q}_f 是 0.现在,除了边界元法离散化后得到的方程组(3),我们又得到了 m 个型如式(4)的“悬浮边界条件”.注意到增加了 m 个未知的电势 u_f ,所以未知数和方程数目完全相同,问题变得可解.

3.2 方程的组织 and 新的预条件技术

通过上面的讨论我们知道:加入悬浮哑元之后,方程组中新加入了 m 个新的变量和 m 个新的方程.我们把它和以前离散化后形成的方程组组织在一起形成一个新的线性方程系统,并记为 $A'x = f'$, 那么我们有:

$$A' = \begin{bmatrix} A & C1 \\ C2 & 0 \end{bmatrix} \text{ 和 } f' = \begin{bmatrix} f \\ -q \end{bmatrix} \quad (5)$$

其中, A 是原来的系数矩阵; \bar{q} 是由式(4)的等号右端组成的(一般为一个 0 向量).对于图 2 所示的典型 3 介质电容器,图 3 给出了考虑悬浮哑元前后的系数矩阵的变化.其中,未知量 u_f 排在其他未知量的后面.




图 3 填充悬浮哑元前后系数矩阵的变化




图 1 一个典型的 5 层介质三维电容器被虚拟切割为 3×2 的结构
图 2 一个 3 层介质电容器的截面图

通过离散化直接边界积分方程(1)和方程(4),同时考虑未知量的位置,我们就可以计算出新增矩阵块 $C1$ 和 $C2$ 的元素(见图 3). $C1$ 对应未知量 u_f 的系数,可以表示为:

$$(C1)_{\bar{j}} = \int_{\partial \Omega_{j,j}} q_{(i)}^* d\Gamma \quad (6)$$

其中, $\partial \Omega_{j,j}$ 表示第 j 个悬浮哑元的表面; $q_{(i)}^*$ 表示与第 i 个配置点相关的基本解. $C2$ 对应(4)中的系数, 并且可以被表示为: $(C2)_{\bar{j}} = \begin{cases} \varepsilon \cdot d\Gamma_j, & \text{当第 } j \text{ 列对应的未知量 } q \text{ 在哑元 } i \text{ 上} \\ 0, & \text{其它} \end{cases} \quad (7)$

现在, 我们已经形成了新的线性方程系统, 为了能够更有效的用 GMRES 算法求解它, 我们考虑使用文[3]中的 MN (mesh neighbor) 预条件, 该预条件应用于三维虚拟多介质电容提取中, 相比传统的对角线逆预条件能使 GMRES 迭代次数减少至少 30%. 由于式(5)中 A' 含有全 0 的对角块, MN 预条件不能够直接使用. 因此, 假设原系数矩阵 A 对应的预条件矩阵为

$$P, \text{ 我们按如下方法构建新的预条件矩阵: } P' = \begin{bmatrix} P & 0 \\ 0 & I \end{bmatrix} \quad (8)$$

其中, I 表示单位矩阵. 因为 I 的维数比总的未知量数小得多, 在一定程度上 P' 仍近似于 $(A')^{-1}$, 数值结果也表明新的预条件矩阵很大程度上提高了 GMRES 方程求解器的收敛速度.

4 数值实验结果及分析

本文算法已实现于一个基于 QMM 加速的三维互连电容提取软件 QBEM 中, 下面对一些含悬浮哑元的互连结构进行计算与分析. 所有实验均在 Sun Ultra V880 服务器上进行, 其主频为 750MHz. 下面实验数据中长度单位均为 μm , 不再赘述.




图 4 典型的平行线结构, 周围有 24 个哑元

图 5 含有 34 个哑元的斜排列哑元阵列

先对三个来自实际版图的结构进行计算, 它们分别示于图 4 至图 7 (其中图 5、6 均为算例 2). 第一个例子为两层介质




图 6 图 5 的俯视图

图 7 含有 53 个哑元的多层结构

结构, 最下方是一接地衬底平面, 上层介质中两根完全对称的互连线(尺寸为 $1 \times 23 \times 0.6$) 被 24 个哑元(尺寸为 $1 \times 1 \times 0.6$) 所包围(如图 5). 第二个算例为一种称为“斜排列点阵”(a dot array in the oblique alignment) 的典型哑元填充结构, 它因能最小化耦合电容的变化同时最大化填充密度的一致性而被广泛采用^[4,5]. 这里每根平行互连线的大小为 $6 \times 0.5 \times 0.5$, 而每个哑元的大小为 $0.5 \times 0.5 \times 0.5$ (如图 5、6). 第三个算例也采用了与第二个算例类似的哑元填充方式, 区别在于其中 1×2 交叉互连线和哑元分布于两层介质. 例 3 中, 两互连线尺寸为 $6.5 \times 0.5 \times 0.5$, 而最后一根尺寸为 $0.5 \times 6.25 \times 0.5$, 每个哑元

的大小为 $0.5 \times 0.5 \times 0.5$ (如图 7). 上述每个例子中各层介质的相对介电常数均有所不同, 设为 1.9、2.9 和 3.9 等.

对上述三个例子(其中导体 1 均设为主导体, 如图 4 7) 我们分别采用 Raphael 和本文算法进行了计算. 前者是高精度的著名工业标准互连提取软件, 这里采用其缺省网格划分下的计算结果为标准值. 在我们的算法中, 对三个算例分别采用了 2×1 、 1×3 和 4×2 的虚拟切割以加快计算速度. 详细计算结果与比较见表 1.

表 1 本文方法与 Raphael 计算结果的比较(电容单位: $10^{-18} F$)

		C_{11}	C_{12}	C_{13}	Ele_N	Iter	时间 (s)	加速比
例 1	本文方法	2446	-1091	—	654	37	1.1	299
	Raphael	2470	-1088	—	85×10^3	—	328.4	—
例 2	本文方法	766.1	-11.4	-10.4	1006	55	1.9	1330
	Raphael	753.2	-11.5	-11.5	281×10^3	—	2527	—
例 3	本文方法	732.1	-161.1	-141.5	1789	52	3.0	2311
	Raphael	741.6	-163.0	-161.4	385×10^3	—	6932	—

Ele_N 表示我们方法的边界元数;

Iter 表示迭代次数; * 表示 Raphael 自动生成的网格数

从表 1 可以看出, 本文方法计算出电容的误差均在 3% 以内, 而相对 Raphael 的加速比则从几百到几千不等. 同时还应指出所计算出的哑元的电势与 Raphael 结果的差别也在 5% 以内, 虽然有关数据并未列出. 文[5]也提出了一种考虑悬浮哑元的寄生电容快速提取算法并实现于软件 PASCAL 中, 它通过计算几个含“斜排列点阵”填充结构的例子(类似本文算例 2、3) 显示对 Raphael 的加速比为 11 到 290 不等. 因为无法得到 PASCAL 对本文 3 个算例的计算结果, 我们无法直接与它进行比较, 但通过考察计算类似结构(算例 2、3) 时相对 Raphael 的加速比, 我们发现本文算法相对 PASCAL 的加速比也应在 10 倍以上.

依据本文算法, 下面我们还对一系列含哑元填充的互连结构进行了计算, 并分析得出其影响互连电容的几条规律. 第一项试验采用图 8 所示结构, 其中




图 8 第一项试验中用到的结构

有一个衬底和一条导线, 周围分布着悬浮哑元. 通过改变哑元尺寸、数量和导线与衬底之间的距离来构造一系列结构, 并计算互连线与衬底间电容. 互连导体和衬底之间距离分别为 0.5、1 和 2, 同时考虑没用哑元时和哑元水平尺寸为 0.5×0.5 、 1×1 和 2×2 四种情况; 计算出导体与衬底间寄生电容值随两者距离变化的趋势如图 9 所示. 然后, 在同样的空间范围内我们将哑元个数增加一倍(即哑元填充的密度便为 2 倍), 重复上述试验, 得出导体与衬底间寄生电容值变化趋势如图 10 所示. 从图 9、10 中我们可以看出, 互连线到衬底的距离是决定两者间电容的主要因素, 电容随着距离增大而减小, 而在该距离一定时, 它们之间电容随着周围哑元的尺寸和密度的增大而增大.




图9 四种哑元尺寸下导体与衬底间寄生电容随两者距离的变化趋势

图10 哑元密度为图9中的两倍

第二项试验在如图 11 所示的结构上进行, 计算不同数量(或无)哑元填充时两互连线间的耦合电容, 结果如表 2 所示。从表 2 我们可以看出, 互



图 11 第二项试验中所用到的结构

连线之间的耦合电容随其周围哑元的数量(或密度)增多而增大。第三项试验所用结构与图 7 基本相同, 我们将含填充哑元的下层互连结构沿 x 轴方向平移 s_x 距离、 y 轴方向平移 s_y 距离, 并观察互连线间耦合电容的变化, 计算结果列于表 3。从表中可以看出, 相邻层填充结构的相对位置发生变化后, 不同层互连线间耦合电容 C_{21} 和同层互连线间耦合电容 C_{23} 均变化不大(如图 7), 数值上的差异不超过 3%。这个试验说明了“寄生电容对不同层哑元间相对位置不敏感”。

表 2 不同哑元填充情况下两平行互连线间的耦合电容

哑元个数	0	12	20	36
$C_{12} (10^{-18} F)$	12.67	13.52	14.08	15.15

表 3 不同层哑元相对位置关系变化时的寄生电容

$s_x (\mu m)$	0	0.5	0	0.5	0	0.5
$s_y (\mu m)$ <td>0</td> <td>0</td> <td>0.5</td> <td>0.5</td> <td>1</td> <td>1</td>	0	0	0.5	0.5	1	1
$C_{21} (10^{-18} F)$	153.4	149.2	153.2	149.2	152.8	149.5
$C_{23} (10^{-18} F)$	148.8	149.4	147.1	147.7	148.8	149.3

5 结论

针对在深亚微米工艺中普遍使用的悬浮哑元填充结构, 本文提出一个有效的基于虚拟多介质加速的三维互连电容提取算法。该算法考虑悬浮哑元满足的特殊数学方程, 能快速准确地提取出互连线的寄生电容, 与传统的提取全电容矩阵并化简的方法相比, 模拟结构中含哑元数量越多, 本文算法计算效率上的优势就越大。数值实验表明, 本文算法的计算速度是 Raphael 软件的上千倍, 而对最近发表的文[5]算法的加速比也在 10 以上。最后, 通过对一系列含哑元填充结构的电容计算, 我们得出如下规律: 互连线与衬底间电容受它们间距离影响最大, 而在其他情况不变时, 随哑元填充的密度增大, 线线电容和线衬底间电容均增大; 在哑元填充密度一定的情况下, 改变相邻互连层的相对位置引起的互连电容变化很小, 几乎可以忽略。上述规律可为电路设计者提供参考, 以便制造出

性能更优的集成电路。

参考文献:

- [1] B S Stine, D O Ouma, et al. Rapid characterization and modeling of pattern dependent variation in chemical-mechanical polishing[J]. IEEE Trans. Semiconductor Manufacturing, 1998, 11(2): 129-140.
- [2] W Yu, Z Wang, J Gu. Fast capacitance extraction of actual 3-D VLSI interconnects using quasi multiple medium accelerated BEM[J]. IEEE Trans. Microwave Theory Tech., 2003, 51(1): 109-120.
- [3] W Yu, Z Wang. Enhanced QMM-BEM solver for three dimensional multiple dielectric capacitance extraction within the finite domain[J]. IEEE Trans. Microwave Theory Tech., 2004, 52(2): 560-566.
- [4] A B Kahng, G Robins, et al. Filling algorithm and analyses for layout density control[J]. IEEE Trans. Computer Aided Design, 1999, 18(4): 445-462.
- [5] J K Park, K H Lee, et al. An exhaustive method for characterizing the interconnect capacitance considering the floating dummy fills by employing an efficient field solving algorithm[A]. Proc. International Conference on Simulation of Semiconductor Processes and Devices[C]. Sep. 2000. 98-101.
- [6] O Cueto, F Charlet, A Farcy. An efficient algorithm for 3D interconnect capacitance extraction considering floating conductors[A]. Proc. International Conference on Simulation of Semiconductor Processes and Devices[C]. Sep. 2002. 107-110.
- [7] K Nabors, J K White. Multipole accelerated capacitance extraction algorithms for 3-D structures with multiple dielectrics[J]. IEEE Trans. Circuits Syst. I, 1992, 39(11): 946-954.
- [8] W Shi, J Liu, N Kakani, et al. A fast hierarchical algorithm for three dimensional capacitance extraction[J]. IEEE Trans. Computer Aided Design, 2002, 21(3): 330-336.
- [9] J R Phillips, J K White. A precorrected FFT method for electrostatic analysis of complicated 3-D structures[J]. IEEE Trans. Computer Aided Design, 1997, 16(10): 1059-1072.
- [10] 喻文健, 王泽毅, 王玉刚等. 一种可适应复杂互连电容结构的边界元形体处理方法[J]. 半导体学报, 2004, 25(2): 214-220.
- [11] Y Saad and M H Schultz. GMRES: a generalized minimal residual algorithm for solving nonsymmetric linear systems[J]. SIAM J. Numer. Anal., 1986, 5: 203-228.

作者简介:



张梦生 1982 年生于北京, 硕士研究生, 现从事互连寄生参数提取算法方面的研究。



喻文健 1977 年生于江西南昌, 博士, 助理研究员, 现从事 VLSI 互连寄生参数提取、三维边界元快速算法与应用、互连线建模与分析等方面研究。